PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-114889

(43)Date of publication of application: 21.04.2000

(51)Int.CI.

H03F 3/34

(21)Application number: 10-282584

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

05 10 1998


(72)Inventor: HASHIDO RYUICHI

URAKABE TAKAHIRO SUZUKI AKIHIRO IWATA AKIHIKO

(54) OFFSET VOLTAGE COMPENSATING CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce a layout area. SOLUTION: First of all, only switches 2, 4, 32 and 33 are turned on and the charges in capacitors 5 and 35 are erased. Next, only switches 2, 4, 32 and 34 are turned on and the capacitors 5 and 35 are charged into offset voltage Vof of a differential amplifier 31. Next, only switches 3 and 33 are turned on and an output voltage is lowered just by 2Vof. By making a capacitance Ca of a capacitor 36 double in comparison with a capacitance Cof of respective capacitors 5 and 35, the offset voltage Vof can be completely canceled so that it is not necessary to expand the electrode area of the capacitor 36.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号 特開2000-114889

(P2000-114889A)

(43) 公開日 平成12年4月21日(2000.4.21)

(51) Int. Cl. 7

識別記号

FΙ

テーマコード (参考)

H03F 3/34

H03F 3/34

B 5J091

審査請求 未請求 請求項の数5 OL (全13頁)

(21)出願番号

特願平10-282584

(22)出願日

平成10年10月5日(1998.10.5)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 発明者 橋戸 隆一

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 浦壁 隆浩

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100064746

弁理士 深見 久郎 (外3名)


最終頁に続く

(54) 【発明の名称】オフセット電圧補償回路

(57)【要約】

【課題】 レイアウト面積が小さなオフセット電圧補償 回路を提供する。

【解決手段】 まずスイッチ2, 4, 32, 33のみをオンさせてキャパシタ5, 35の電荷を消去する。次にスイッチ2, 4, 32, 34のみをオンさせてキャパシタ5, 35を差動増幅器31のオフセット電圧V。に充電する。次にスイッチ3, 33のみをオンさせて出力電圧を2V。だけ低下させる。キャパシタ36の容量値C。か2倍にすればオフセット電圧V。を完全にキャンセルできるので、キャパシタ36の電極面積を大きくする必要がない。



.

【特許請求の範囲】

【請求項1】 入力電圧と同じ電圧を出力する電圧フォロワとして使用され、第1の入力端子、第2の入力端子および出力端子を含む差動増幅器のオフセット電圧を補償するためのオフセット電圧補償回路であって、

1

それぞれが予め定められた第1の容量値を有する第1~ 第N(ただし、Nは2以上の整数である)のキャパシタ、

前記差動増幅器の前記第1の入力端子と基準電位のラインとの間に接続されて前記入力電圧で充電され、前記第 10 1の容量値のN倍の第2の容量値を有する第N+1のキャパシタ、

前記差動増幅器の前記出力端子と前記第2の入力端子とを接続して前記入力電圧に前記オフセット電圧を加算した電圧を前記差動増幅器に出力させるとともに、前記第1~第Nのキャバシタを前記差動増幅器の前記出力端子と前記第1の入力端子との間に並列接続して充電させるための第1の切換手段、および前記第1の切換手段を用いて充電された前記第1~第Nのキャバシタを前記差動増幅器の前記第2の入力端子と前記出力端子との間に直20列接続して、前記オフセット電圧を補償した電圧を前記差動増幅器に出力させるための第2の切換手段を備える、オフセット電圧補償回路。

【請求項2】 入力電圧と同じ電圧を出力する電圧フォロワとして使用され、第1の入力端子、第2の入力端子および出力端子を含む差動増幅器のオフセット電圧を補償するためのオフセット電圧補償回路であって、

それぞれが予め定められた第1の容量値を有する第1~ 第N(ただし、Nは2以上の整数である)のキャパシ タ、

その一方電極が基準電位のラインに接続されて前記入力電圧で充電され、前記第1の容量値のN倍の第2の容量値を有する第N+1のキャパシタ、

前記差動増幅器の前記出力端子と前記第1の入力端子とを接続して前記差動増幅器の前記第2の入力端子に与えられた前記入力電圧に前記オフセット電圧を加算した電圧を前記差動増幅器に出力させるとともに、前記第1~第Nのキャパシタを前記差動増幅器の前記出力端子と前記第N+1のキャパシタの他方電極との間に並列接続して充電させるための第1の切換手段、および前記第1の40切換手段を用いて充電された前記第1~第Nのキャパシタを前記差動増幅器の前記第1の入力端子と前記出力端子との間に直列接続して、前記オフセット電圧を補償した電圧を前記差動増幅器に出力させるための第2の切換手段を備える、オフセット電圧補償回路。

【請求項3】 さらに、前記第1の切換手段を用いて前記第1~第Nのキャパシタを充電させる前に、前記第1~第Nのキャパシタの各々の電極間を接続して放電させるための第3の切換手段を備える、請求項1または請求項2に記載のオフセット電圧補償回路。

【請求項4】 入力電圧と同じ電圧を出力する電圧フォロワとして使用され、第1の入力端子、第2の入力端子および出力端子を含む差動増幅器のオフセット電圧を補償するためのオフセット電圧補償回路であって、

予め定められた第1の容量値を有する第1のキャパシ タ、

その一方電極が基準電位のラインに接続されて前記入力 電圧で充電され、前記第1の容量値よりも大きな第2の 容量値を有する第2のキャバシタ、

前記差動増幅器の前記出力端子と前記第1の入力端子とを接続して、前記差動増幅器の前記第2の入力端子に与えられた前記入力電圧に前記オフセット電圧を加算した電圧を前記差動増幅器に出力させるとともに、前記第1のキャパシタを前記差動増幅器の前記出力端子と前記第2のキャパシタの他方電極との間に接続して充電させるための第1の切換手段、および前記第1の切換手段を用いて充電された前記第1のキャパシタを前記差動増幅器の前記第1の入力端子と前記出力端子との間に接続して、前記オフセット電圧を補償した電圧を前記差動増幅器に出力させるための第2の切換手段を備える、オフセット電圧補償回路。

【請求項5】 さらに、前記第1の切換手段を用いて前 記第1のキャバシタを充電させる前に、前記第1のキャ バシタの電極間を接続して放電させるための第3の切換 手段を備える、請求項4に記載のオフセット電圧補償回 路、

【発明の詳細な説明】

[0001]

30

50

【発明の属する技術分野】この発明はオフセット電圧補償回路に関し、特に、入力電圧と同じ電圧を出力する電圧フォロワとして使用され、第1の入力端子、第2の入力端子および出力端子を含む差動増幅器のオフセット電圧を補償するためのオフセット電圧補償回路に関する。

[0002]

【従来の技術】図26は、従来の差動増幅器20の構成を示す回路図である。

【0003】図26を参照して、この差動増幅器20は、定電流源21、PチャネルMOSトランジスタ22,23および抵抗素子24,25を含む。PチャネルMOSトランジスタ22と23は同じサイズであり、抵抗素子24と25は同じ抵抗値を有する。

【0004】定電流源21は、第1電源電位VCCのラインとノードN21との間に接続される。PチャネルMOSトランジスタ22は、ノードN21とノードN22の間に接続され、そのゲートは反転入力端子20aに接続される。PチャネルMOSトランジスタ23は、ノードN21とN23の間に接続され、そのゲートは非反転入力端子20bに接続される。抵抗素子24、25は、それぞれノードN22、N23と第2電源電位VSSのラインとの間に接続される。

【0005】定電流源21の出力電流 I。は、PチャネルMOSトランジスタ22と23に分流される。入力端子20aの電位 Viri と入力端子20bの電位 Viri とが同一である場合は、PチャネルMOSトランジスタ22に流れる電流 I。とPチャネルMOSトランジスタ23に流れる電流 I。とが同一になってノードN22の電位 Vori とノードN23の電位 Vori とは同一になる。したがって、差動増幅器20の出力電圧 Vori = Vori ー Voriは0(V)となる。

【0006】また、入力電位Vixiが入力電位Vix:よりも低い場合は、IsiがIsiよりも大きくなり、VontiがVont:よりも高くなる。したがって、出力電圧Vontは正の電圧となる。また、入力電位Vixiが入力電位Vixiが入力電位VixiがVontiよりも低くなる。したがって、出力電圧Vont は負の電圧となる。この出力電圧Vont は、入力電位差Vixi ーVixiを増幅した電圧となる。

【0007】しかし、このような差動増幅器20では、PチャネルMOSトランジスタ22と23のサイズに差があったり、抵抗素子24と25の抵抗値に差がある場 20合は、入力電位Vixi とVixi が等しいときでも出力電圧Vowi は0(V)にならない。このときの出力電圧は、オフセット電圧と呼ばれる。

【0008】図27は、差動増幅器のオフセット電圧を補償するためのオフセット電圧補償機能を有する電圧フォロワ30の構成を示す回路図である。このような電圧フォロワ30は、たとえばEuro Display '96 (p. 247 ~ 250) に開示されている。

【0009】図27を参照して、この電圧フォロワ30は、差動増幅器31、スイッチ32~34およびキャパ 30シタ35、36を含む。差動増幅器31以外の素子32~36はオフセット電圧補償回路を構成する。スイッチ32は、差動増幅器31の出力端子31cと反転入力端子31aとの間に接続される。スイッチ33、34は、差動増幅器31の出力端子31cと非反転入力端子31bとの間に直列接続される。

【0010】キャパシタ35は、スイッチ33と34の間のノードと差動増幅器31の反転入力端子31aとの間に接続される。キャパシタ35は、所定の容量値C。、を有し、差動増幅器31のオフセット電圧V。、を電荷として保持する。キャパシタ36は、差動増幅器31の非反転入力端子31bと第2電源電位VSSのラインとの間に接続される。キャパシタ36は、所定の容量値C。を有し、入力電位V」を電荷として保持する入力回路を構成する。差動増幅器31の非反転入力端子31bおよび出力端子31cは、それぞれ電圧フォロワ30の入力端子および出力端子となる。

【0011】次に、この電圧フォロワ30の動作について説明する。初期状態として、キャパシタ36には、入力電圧Vin分の電荷Q. = C. ・Vinが蓄えられている 50

ものとする。ステップS1では、図28に示すように、スイッチ32,33がオンし、キャパシタ35に蓄えられていた電荷が消去(リセット)される。ステップS2では、図29に示すように、リセットが終了したのでスイッチ33がオフする。

【0012】ステップS3では、図30に示すように、スイッチ34がオンし、オフセット電圧 $V_{\rm sf}$ が検出される。すなわち、キャバシタ35にはオフセット電圧 $V_{\rm sf}$ 分の電荷 ΔQ が蓄えられ、キャパシタ36の電荷が ΔQ 10 だけ増加して $Q_{\rm sf}$ + ΔQ となり、キャバシタ36の端子電圧が $V_{\rm lg}$ から $V_{\rm lg}$ 'に変化する。このとき、以下の式が成り立つ。

[0013]

【数1】

$$\begin{cases} Q_a + \Delta Q = C_a V_{IN}' \\ \Delta Q = C_{of} V_{of} \\ \therefore Q_a = C_a V_{IN}' - C_{of} V_{of} = C_a V_{IN} \\ \therefore V_{IN}' = V_{IN} + \frac{C_{of}}{C_a} V_{of} \end{cases}$$

【0014】ステップS4では、図31に示すように、オフセット電圧V。の検出が終了したので、スイッチ34がオフする。ステップS5では、図32に示すように、スイッチ32がオフしてスタンバイ状態となる。ステップS6では、図33に示すように、スイッチ33がオンし、検出したオフセット電圧V。が差動増幅器31の反転入力端子31aにフィードバックされ、電圧フォロワ30の出力電圧V。でがオフセット電圧V。分だけ低下する。このとき電圧フォロワ30の出力電圧V。では次の式で表わされる。

[0015]

【数2】

$$V_{OUT} = V_{IN}' + V_{of} - V_{of}$$
$$= V_{IN} + \frac{C_{of}}{C_a} V_{of}$$

【0016】したがって、この電圧フォロワ30では、オフセット電圧はC。(/C. 倍に低減化される。

[0017]

【発明が解決しようとする課題】しかし、従来の電圧フォロワ30では、CorにくらべてC、を十分に大きくする必要があったので、キャパシタ36の電極面積を十分に大きくする必要があり、レイアウト面積が大きくなるという問題があった。

【0018】また、オフセット電圧V。を検出するとき (ステップS3)、差動増幅器31の出力端子31cと 非反転入力端子31bがキャパシタ35を介して接続されるので、差動増幅器31の周波数特性やオフセット電圧V。の大きさによっては発振状態が生じ、オフセット電圧V。を正確に検出できなくなる。図34は、従来の

電圧フォロワ30の矩形波応答を示す波形図である。この図からステップ3において発振状態が生じ、電圧 Vin, Vont が大きく変化することがわかる。

【0019】また、オフセット電圧V...を検出するとき(ステップS3)、キャパシタ34と36が接続されるので、電荷の移動によって入力電圧V...が大きく変化してしまうという問題があった。

【0020】これらの問題は、単結晶シリコントランジスタを用いずに、アモルファスシリコントランジスタやポリシリコントランジスタなどの性能の悪いトランジス 10 タを用いて差動増幅器 3 1 を構成した場合に特に顕著となる。

【0021】それゆえに、この発明の一の目的は、レイアウト面積が小さなオフセット電圧補償回路を提供することである。

【0022】また、この発明の他の目的は、発振状態が 発生せず、入力電圧が変化しないオフセット電圧補償回 路を提供することである。

[0023]

【課題を解決するための手段】請求項1に係る発明は、 入力電圧と同じ電圧を出力する電圧フォロワとして使用 され、第1の入力端子、第2の入力端子および出力端子 を含む差動増幅器のオブセット電圧を補償するためのオ フセット電圧補償回路であって、第1~第N+1のキャ パシタ、第1の切換手段、および第2の切換手段を備え る。第1~第Nのキャバシタの各々は、予め定められた 第1の容量値を有する。ただし、Nは2以上の整数であ る。第N+1のキャバシタは、差動増幅器の第1の入力 端子と基準電位のラインとの間に接続されて入力電圧で 充電され、第1の容量値のN倍の第2の容量値を有す る。第1の切換手段は、差動増幅器の出力端子と第2の 入力端子とを接続して入力電圧にオフセット電圧を加算 した電圧を差動増幅器に出力させるとともに、第1~第 Nのキャパシタを差動増幅器の出力端子と第1の入力端 子との間に並列接続して充電させる。第2の切換手段 は、第1の切換手段を用いて充電された第1~第Nのキ ャパシタを差動増幅器の第2の入力端子と出力端子との 間に直列接続して、オフセット電圧を補償した電圧を差 動増幅器に出力させる。

【0024】請求項2に係る発明は、入力電圧と同じ電 40 圧を出力する電圧フォロワとして使用され、第1の入力端子、第2の入力端子および出力端子を含む差動増幅器のオフセット電圧を補償するためのオフセット電圧補償回路であって、第1~第N÷1のキャパシタ、第1の切換手段、および第2の切換手段を備える。第1~第Nのキャパシタの各々は、予め定められた第1の容量値を有する。ただし、Nは2以上の整数である。第N+1のキャパシタは、その一方電極が基準電位のラインに接続されて入力電圧で充電され、第1の容量値のN倍の第2の容量値を有する。第1の切換手段は、差動増幅器の出力 50

端子と第1の入力端子とを接続して差動増幅器の第2の入力端子に与えられた入力電圧にオフセット電圧を加算した電圧を差動増幅器に出力させるとともに、第1~第Nのキャパシタを差動増幅器の出力端子と第N+1のキャパシタの他方電極との間に並列接続して元電させる。第2の切換手段は、第1の切換手段を用いて充電された第1~第Nのキャパシタを差動増幅器の第1の入力端子と出力端子との間に直列接続して、オフセット電圧を補償した電圧を差動増幅器に出力させる。

【0025】請求項3に係る発明では、請求項1または2に係る発明に、第1の切換手段を用いて第1~第Nのキャパシタを充電させる前に、第1~第Nのキャパシタの各々の電極間を接続して放電させるための第3の切換手段がさらに設けられる。

【0026】請求項4に係る発明は、入力電圧と同じ電 圧を出力する電圧フォロワとして使用され、第1の入力 端子、第2の入力端子および出力端子を含む差動増幅器 のオフセット電圧を補償するためのオフセット電圧補償 回路であって、第1のキャパシタ、第2のキャパシタ、 第1の切換手段、および第2の切換手段を備える。第1 のキャパシタは、予め定められた第1の容量値を有す る。第2のキャバシタは、その一方電極が基準電位のラ インに接続されて入力電圧で充電され、第1の容量値よ りも大きな第2の容量値を有する。第1の切換手段は、 差動増幅器の出力端子と第1の入力端子とを接続して、 差動増幅器の第2の入力端子に与えられた入力電圧にオ フセット電圧を加算した電圧を差動増幅器に出力させる とともに、第1のキャバシタを差動増幅器の出力端子と 第2のキャパシタの他方電極との間に接続して充電させ る。第2の切換手段は、第1の切換手段を用いて充電さ れた第1のキャバシタを差動増幅器の第1の入力端子と 出力端子との間に接続して、オフセット電圧を補償した 電圧を差動増幅器に出力させる。

【0027】請求項5に係る発明では、請求項4に係る 発明に、第1の切換手段を用いて第1のキャパシタを充 電させる前に、第1のキャパシタの電極間を接続して放 電させるための第3の切換手段がさらに設けられる。

[0028]

【発明の実施の形態】 [実施の形態1] 図1は、この発明の実施の形態1による電圧フォロワ1の構成を示す回路図であって、図27と対比される図である。

【0029】図1を参照して、この電圧フォロワ1が図27の電圧フォロワ30と異なる点は、スイッチ2~4 およびキャパシタ5を含むオフセット電圧ラッチ回路6が新たに設けられている点である。スイッチ2は、スイッチ33のスイッチ34側の端子33aと、スイッチ34とキャパシタ35の間のノードN34との間に接続される。スイッチ3は、スイッチ32の反転入力端子31a側の端子32aとノードN34との間に接続される。スイッチ4は、スイッチ32の端子32aと反転入力端

子31aとの間に接続される。キャパシタ5は、スイッ チ32の端子32aとスイッチ33の端子33aとの間 に接続される。キャバシタ5は、キャパシタ35と同じ 容量値C。、を有し、差動増幅器31のオフセット電圧V orを電荷として保持する。

【0030】次に、この電圧フォロワ1の動作について 説明する。初期状態として、キャパシタ36には、入力 電圧V:x分の電荷Q. = C. · V:x が蓄えられているも のとする。

【0031】ステップS1では、図2に示すように、ス 10 イッチ2, 4, 32, 33がオンし、キャパシタ5, 3 5の各々に蓄えられていた電荷が消去 (リセット) され る。ステップS2では、図3に示すように、リセットが 終了したのでスイッチ33がオフする。

【0032】ステップS3では、図4に示すように、ス イッチ34がオンし、オフセット電圧V。,が検出され る。すなわち、キャパシタ5,35の各々にはオフセッ ト電圧V.,分の電荷 A Qが蓄えられ、キャパンタ36の 電荷が2AQだけ増加してQ.+2AQとなり、キャパ シタ36の端子電圧がVixからVix′に変化する。この 20 とき、以下の式が成り立つ。

[0033]

【数3】

$$\begin{cases} Q_a + 2\Delta Q = C_a V_{IN}' \\ \Delta Q = C_{of} V_{of} \end{cases}$$

$$\therefore Q_a = C_a V_{IN}' - 2C_{of} V_{of} = C_a V_{IN}$$

$$\therefore V_{IN}' = V_{IN} + \frac{2C_{of}}{C_a} V_{of}$$

フセット電圧 V., の検出が終了したので、スイッチ34 がオフする。ステップS5では、図6に示すように、ス イッチ4、32がオフしてスタンバイ状態となる。ステ ップS6では、図7に示すように、スイッチ3,33が オンし、検出したオフセット電圧 V., が差動増幅器 3 1 の反転入力端子31aにフィードバックされ、電圧フォ ロワ1の出力電圧 V。リ が 2 V。, 分だけ低下する。この とき電圧フォロワ1の出力電圧Vog, は次式で表わされ る。

[0035]

【数4】

$$V_{OUT} = V_{IN}' + V_{of} - 2V_{of}$$

$$= V_{IN} + \frac{2C_{of}}{C_a} V_{of} - V_{of}$$

$$= V_{IN} - \frac{C_a - 2C_{of}}{C_a} V_{of}$$

【0036】したがって、この電圧フォロワ1では、C . = 2 C。ィを満たすキャパシタ5,35,36を用いる ヤンセルできる。

【0037】この実施の形態では、C. = 2 C., の条件 を満たせばオフセット電圧V。、を完全にキャンセルする ことができるので、従来のようにキャパシタ36の電極 面積を大きくする必要はなく、回路のレイアウト面積が 小さくてすむ。

【0038】なお、この実施の形態では、オフセット電 圧ラッチ回路6を1段だけ付加したが、図8に示すよう に、オフセット電圧ラッチ回路6とスイッチ32,33 との間にオフセット電圧ラッチ回路 6′をもう1段もう けてもよいし、2段以上設けてもよい。オフセット電圧 ラッチ回路6を複数段設ければ、製造プロセスで生じる 寸法誤差などが平均化され、製造された電圧フォロワ1 の出力電圧Vorrのばらつきが小さくなる。

【0039】 [実施の形態2] 図9は、この発明の実施 の形態2による電圧フォロワ10の構成を示す回路図で あって、図27と対比される図である。

【0040】図9を参照して、この電圧フォロワ10が 図27の電圧フォロワ30と異なる点は、キャパシタ1 1が新たに設けられ、スイッチ34aの端子34aがキ ャパシタ11を介して第2電源電位VSSのラインに接 続されている点である。キャパシタ11は、キャパシタ 36と同じ容量値C。を有し、入力電圧Viaを電荷とし て保持する。

【0041】次に、この電圧フォロワ10の動作につい て説明する。初期状態として、キャバシタ11,36の 各々には、入力電圧 $V_{i,k}$ 分の電荷 $Q_i = C_i \cdot V_{i,k}$ が蓄 えられているものとする。

【0042】ステップS1では、図10に示すように、 【0034】ステップS4では、図5に示すように、オ 30 スイッチ32,33がオンし、キャバシタ35に蓄えら れていた電荷がリセットされる。ステップS2では、図 11に示すように、リセットが終了したのでスイッチ3 3がオフする。

> 【0043】ステップS3では、図12に示すように、 スイッチ34がオンし、オフセット電圧 ΔV。, が検出さ れる。すなわち、キャパシタ35にはオフセット電圧Δ V。, 分の電荷 A Q が蓄えられ、キャパシタ 1 1 の電荷が △Qだけ増加してQ. +△Qとなり、キャパシタ11の 端子電圧がVixからVi"′に変化する。このとき、以下 40 の式が成り立つ。

[0044]

【数5】

$$\begin{cases} Q_a + \Delta Q = C_a V_{IN}' \\ \Delta Q = C_{of} \Delta V_{of} \end{cases}$$

$$\therefore Q_a = C_a V_{IN}' - C_{cf} \Delta V_{of} = C_a V_{IN}$$

$$\therefore V_{JN}' = V_{IN} + \frac{C_{of}}{C_a} \Delta V_{cf}$$

【0045】ステップS4では、図13に示すように、 ことにより、理論的にはオフセット電圧 V。, を完全にキ 50 オフセット電圧 Δ V。, の検出が終了したので、スイッチ

10

34がオフする。ステップS5では、図14に示すよう に、スイッチ32がオフしてスタンバイ状態となる。ス テップS6では、図15に示すように、スイッチ33が オンし、検出したオフセット電圧 A V。, が差動増幅器 3 1の反転入力端子31aにフィードバックされ、電圧フ オロワ10の出力電圧Voo: がΔVor分だけ低下する。 このとき電圧フォロワ10の出力電圧Voorは次式で表 わされる。

[0046]

【数6】

$$\begin{split} V_{OUT} &= V_{IN} + V_{of} - \Delta V_{of} \\ &= V_{IN} + \frac{C_{of}}{C_a + C_{of}} V_{of} \end{split}$$

【0047】したがって、この電圧フォロワ10では、 オフセット電圧 V。, をC。, / (C, + С。,) 倍に減少で きる。

【0048】この実施の形態では、差動増幅器31の出 力端子30cと非反転入力端子31bとが接続されない ので、従来のように発振状態が生じることはない。図1 20 6は、この電圧フォロワ10の矩形波応答を示す波形図 であって、図34と対比される図である。この図からス テップS3においても発振状態が発生せず、電圧Viv, Vour が大きく変化しないことがわかる。すなわち、従 来の電圧フォロワ30では発振が生じて良好なオフセッ トキャンセル効果が得られなかったが、この電圧フォロ ワ10では発振状態が生じるのを防止することができ、 良好なオフセットキャンセル効果を得ることができる。

【0049】また、従来の電圧フォロワ30では、入力 電圧 Viv すなわちキャパシタ36の端子電圧が変化して 30 いたが、この電圧フォロワ10ではキャパシタ35と結 合されるキャパシタ11を別途設けたので、キャパシタ 36の端子電圧 Vix が変化することはない。

【0050】なお、このような電圧フォロワ30と10 の差は、特に、単結晶シリコントランジスタを用いず に、アモルファスシリコントランジスタまたはポリシリ コントランジスタなどの性能の悪いトランジスタを用い て差動増幅器31を構成した場合に顕著に見られた。

【0051】 [実施の形態3] 図17は、この発明の実 施の形態3による電圧フォロワ15の構成を示す回路図 40 であって、図1と対比される図である。

【0052】図17を参照して、この電圧フォロワ15 が図1の電圧フォロワ1と異なる点は、キャパシタ16 が新たに設けられ、スイッチ34の端子34aがキャパ シタ16を介して第2電源電位VSSのラインに接続さ れている点である。キャパシタ16は、キャパシタ36 と同じ容量値C。を有し、入力電位Vixを電荷として保 持する。

【0053】次に、この電圧フォロワ15の動作につい

各々には、入力電圧Vin分の電荷Qi = Ci · Vinが蓄 えられているものとする。

【0054】ステップS1では、図18に示すように、 スイッチ2、4、32、33がオンし、キャパシタ5、 35に蓄えられていた電荷がリセットされる。 ステップ S2では、図19に示すように、リセットが終了したの でスイッチ33がオフする。

【0055】ステップS3では、図20に示すように、 スイッチ34がオンし、オフセット電圧AV.,が検出さ 10 れる。すなわち、キャパシタ5,35の各々にはオフセ ット電圧を Δ V。, 分の電荷 Δ Q が蓄えられ、キャパシタ 16の電荷が2△Qだけ増加してQ、+2△Qとなり、 キャパシタ16の端子電圧がV:*からV:*′に変化す る。このとき、以下の式が成り立つ。

[0056]

【数7】

(6)

$$\begin{cases} Q_a + 2\Delta Q = C_a V_{IN}' \\ \Delta Q = C_{of} \Delta V_{of} \end{cases}$$

$$\therefore Q_a = C_a V_{IN}' - 2C_{of} \Delta V_{of} = C_a V_{IN}$$

$$\therefore V_{IN}' = V_{IN} + \frac{2C_{of}}{C_a} \Delta V_{of}$$

【0057】また、 $V_{is}' = V_{is} + V_{of} - \Delta V_{of}$ が成り 立つので、Δ V。_f = V。_f C. / (C. + 2 C。_f) が得ら れる。

【0058】ステップS4では、図21に示すように、 オフセット電圧 Δ V。, の検出が終了したので、スイッチ 34がオフする。ステップS5では、図22に示すよう に、スイッチ4、32がオフしてスタンバイ状態とな る。ステップS6では、図23に示すようにスイッチ 3, 33がオンし、検出したオフセット電圧2 Δ V。, が 差動増幅器31の反転入力端子31aにフィードバック され、電圧フォロワ15の出力電圧Von、が2 A Vonだ け低下する。このとき電圧フォロワ15の出力電圧V 。», は次式で表わされる。

[0059]

【数8】

$$\begin{aligned} V_{OUT} &= V_{IN} + V_{of} - 2\Delta V_{of} \\ &= V_{IN} + V_{of} - \frac{2C_a}{C_a + 2C_{of}} V_{of} \\ &= V_{IN} - \frac{C_a - 2C_{of}}{C_a} V_{of} \end{aligned}$$

【0060】したがって、C、=2C。な高たすキャパ シタ5, 16, 35, 36を用いれば、理論的にはオフ セット電圧V。、を完全にキャンセルできる。

【0061】この実施の形態でも、実施の形態1,2と 同じ効果が得られる。図24は、差動増幅器31のオフ セット電圧V。, (V) と、その差動増幅器31を用いた · て説明する。初期状態として、キャパシタ16,36の 50 電圧フォロワ10,15の出力誤差電圧Ⅴοοτ −V

12

(V) との関係を示す図である。電圧フォロワ10では $(V_{\mathfrak{opt}} - V_{\mathfrak{lid}})$ $/V_{\mathfrak{ort}}$ $d_{\mathfrak{opt}}$ $d_{\mathfrak{opt$

【0062】なお、この実施の形態では、オフセット電圧ラッチ回路6を1段だけ設けたが、図25に示すように、オフセット電圧ラッチ回路6とスイッチ32,33との間にオフセット電圧ラッチ回路6′をもう1段もう10けてもよし、2段以上もうけてもよい。オフセット電圧ラッチ回路を複数段設ければ、製造プロセスで生じる寸法誤差などが平均化され、製造された電圧フォロワ15の出力電圧Vour のばらつきが小さくなる。

【0063】なお、今回開示された実施の形態はすべて の点で例示であって制限的なものではないと考えられる べきである。本発明の範囲は上記した説明ではなくて特 許請求の範囲によって示され、特許請求の範囲と均等の 意味および範囲内でのすべての変更が含まれることが意 図される。

[0064]

【発明の効果】以上のように、請求項1に係る発明で は、それぞれが第1の容量値を有する第1~第Nのキャ パシタと、差動増幅器の第1の入力端子と基準電位のラ インとの間に接続されて入力電圧で充電され、第1の容 量値のN倍の第2の容量値を有する第N+1のキャパシ タとが設けられる。そして、第1の切換手段が差動増幅 器の出力端子と第2の入力端子とを接続して入力電圧に オフセット電圧を加算した電圧を差動増幅器に出力させ るとともに、第1~第Nのキャパシタを差動増幅器の出 30 力端子と第1の入力端子との間に並列接続して充電さ せ、第2の切換手段が充電された第1~第Nのキャパシ タを差動増幅器の第2の入力端子と出力端子との間に直 列接続して、オフセット電圧を補償した電圧を差動増幅 器に出力させる。これにより、理論的にはオフセット電 圧を完全にキャンセルできるので、第N+1のキャパシ タの容量値すなわちその電極面積が小さくてすみ、レイ アウト面積が小さくてすむ。

【0065】請求項2に係る発明では、それぞれが第1の容量値を有する第1~第Nのキャパシタと、その一方 40電極が基準電位のラインに接続されて入力電圧で充電され、第1の容量値のN倍の第2の容量値を有する第N+1のキャパシタとが設けられる。そして、第1の切換手段が差動増幅器の出力端子と第1の入力端子とを接続して差動増幅器の第2の入力端子に与えられた入力電圧にオフセット電圧を加算した電圧を差動増幅器に出力させるとともに、第1~第Nのキャパシタを差動増幅器の出力端子と第N+1のキャパシタの他方電極との間に並列接続して充電させ、第2の切換手段が充電された第1~第Nのキャパシタを差動増幅器の第1の入力端子と出力 50

端子との間に直列接続して、オフセット電圧を補償した電圧を差動増幅器に出力させる。これにより、理論的にはオフセット電圧を完全にキャンセルできるので、第N+1のキャパシタの容量値すなわちその電極面積が小さくてすみ、レイアウト面積が小さくてすむ。また、第1~第Nのキャパシタを充電させるときでも、差動増幅器の出力端子と第2の入力端子とが結合されないので、発振状態が生じることが防止されるとともに第2の入力端子の入力電圧が変化することが防止される。

【0066】請求項3に係る発明では、請求項1または 2に係る発明に、第1~第2のキャパシタを充電させる 前に各々の電極間を接続して放電させるための第3の切 換手段がさらに設けられる。この場合は、オフセット電 圧を正確に検出できる。

【0067】請求項4に係る発明では、第1の容量値を 有する第1のキャパシタと、その一方電極が基準電位の ラインに接続されて入力電圧で充電され、第1の容量値 よりも大きな第2の容量値を有する第2のキャパシタと が設けられる。そして、第1の切換手段が差動増幅器の 20 出力端子と第1の入力端子とを接続して差動増幅器の第 2の入力端子に与えられた入力電圧にオフセット電圧を 加算した電圧を差動増幅器に出力させるとともに、第1 のキャバシタを差動増幅器の出力端子と第2のキャパシ タの他方電極との間に接続して充電させ、第2の切換手 段が充電された第1のキャバシタを差動増幅器の第1の 入力端子と出力端子との間に接続して、オフセット電圧 を補償した電圧を差動増幅器に出力させる。したがっ て、第1のキャパシタを充電させるときでも、差動増幅 器の出力端子と第2の入力端子とが結合されないので、 発振状態が生じることが防止されるとともに第2の入力 端子の入力電圧が変化することが防止される。

【0068】請求項5に係る発明では、請求項4に係る 発明に、第1の切換手段を用いて第1のキャパシタを充 電させる前に、第1のキャパシタの電極間を接続して放 電させるための第3の切換手段がさらに設けられる。こ の場合は、オフセット電圧を正確に検出できる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1による電圧フォロワの構成を示す回路図である。

【図2】 図1に示した電圧フォロワの動作を説明する ための回路図である。

【図3】 図1に示した電圧フォロワの動作を説明する ための他の回路図である。

【図4】 図1に示した電圧フォロワの動作を説明する ためのさらに他の回路図である。

【図5】 図1に示した電圧フォロワの動作を説明する ためのさらに他の回路図である。

【図6】 図1に示した電圧フォロワの動作を説明する ためのさらに他の回路図である。

【図7】 図1に示した電圧フォロワの動作を説明する

ためのさらに他の回路図である。

図1に示した電圧フォロワの変更例を示す回 路図である。

13

【図9】 この発明の実施の形態2による電圧フォロワ の構成を示す回路図である。

【図10】 図9に示した電圧フォロワの動作を説明す るための回路図である。

【図11】 図9に示した電圧フォロワの動作を説明す るための他の回路図である。

【図12】 図9に示した電圧フォロワの動作を説明す 10 るためのさらに他の回路図である。

【図13】 図9に示した電圧フォロワの動作を説明す るためのさらに他の回路図である。

【図14】 図9に示した電圧フォロワの動作を説明す るためのさらに他の回路図である。

【図15】 図9に示した電圧フォロワの動作を説明す るためのさらに他の回路図である。

【図16】 図9に示した電圧フォロワの効果を説明す るための波形図である。

【図17】 この発明の実施の形態3による電圧フォロ 20 するためのさらに他の回路図である。 ワの構成を示す回路図である。

【図18】 図17に示した電圧フォロワの動作を説明 するための回路図である。

【図19】 図17に示した電圧フォロワの動作を説明 するための他の回路図である。

【図20】 図17に示した電圧フォロワの動作を説明 するためのさらに他の回路図である。

【図21】 図17に示した電圧フォロワの動作を説明 するためのさらに他の回路図である。

【図22】 図17に示した電圧フォロワの動作を説明 30 23 PチャネルMOSトランジスタ、24, 25 抵 するためのさらに他の回路図である。

【図23】 図17に示した電圧フォロワの動作を説明 するためのさらに他の回路図である。

【図24】 図17に示した電圧フォロワの効果を説明 するための図である。

【図25】 図17に示した電圧フォロワの変更例を示 す回路図である。

【図26】 従来の差動増幅器の構成を示す回路図であ る。

【図27】 従来の電圧フォロワの構成を示す回路図で ある。

図27に示した電圧フォロワの動作を説明 【図28】 するための回路図である。

【図29】 図27に示した電圧フォロワの動作を説明 するための他の回路図である。

【図30】 図27に示した電圧フォロワの動作を説明 するためのさらに他の回路図である。

【図31】 図27に示した電圧フォロワの動作を説明 するためのさらに他の回路図である。

【図32】 図27に示した電圧フォロワの動作を説明

【図33】 図27に示した電圧フォロワの動作を説明 するためのさらに他の回路図である。

【図34】 図27に示した電圧フォロワの問題点を説 明するための図である。

【符号の説明】

1, 1', 10, 15, 15' 電圧フォロワ、2~


4, 32~34 スイッチ、5, 11, 16, 35, 3

6 キャバシタ、6,6' オフセット電圧ラッチ回


路、20,31 差動增幅器、21 定電流源、22,


抗素子。


[図1]



【図2】









【図19】


【図20】



【図21】

【図22】







【図23】


0.200

0.100




【図28】





【図24】



フロントページの続き

(72)発明者 鈴木 昭弘

東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内

(72) 発明者 岩田 明彦

東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5J091 AA01 AA12 CA13 CA54 CA92 FA18 HA10 HA25 HA29 HA38 KA05 KA19 MA05 TA02 TA06